Hardware reconfigurável para a realização de interpolação de imagens

Este trabalho apresenta a arquitetura de um circuito interpolador de imagens digitais em hardware utilizando técnicas de computação reconfigurável e parametrizável. Para seu desenvolvimento foram utilizadas linguagens de descrição de hardware (VHDL) para FPGA. Os testes e simulações foram realizados nos laboratórios da PUC Minas em Belo Horizonte, Brasil. Devido à utilização de recursos de reconfigurabilidade e parametrização a arquitetura do circuito de interpolação é bastante flexível e permite um custo baixo na prototipação dos projetos.